

#

#### PATENT APPLICATION

## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of:

Examiner: NYA

TOSHIO KAMESHIMA ET AL.

Group Art Unit: 2621

Application No.: 09/748,219

Filed: December 27, 2000

For: AREA SENSOR, IMAGE

INPUT APPARATUS HAVING

THE SAME, AND METHOD OF

DRIVING THE AREA SENSOR: April 17, 2001

RECEIVED

Commissioner for Patents Washington, D.C. 20231

APR 2 4 2001

Technology Contar 2000

## CLAIM TO PRIORITY

Sir:

Applicants hereby claim priority under the

International Convention and all rights to which they are
entitled under 35 U.S.C. § 119 based upon the following Japanese
Priority Applications:

371334/1999 filed December 27, 1999 379144/2000 filed December 13, 2000

Certified copies of the priority document are enclosed.

Applicants' undersigned attorney may be reached in our New York office by telephone at (212) 218-2100. All correspondence should continue to be directed to our address given below.

Respectfully submitted,

Attorney for Applicants

Registration No. 25/823

FITZPATRICK, CELLA, HARPER & SCINTO 30 Rockefeller Plaza
New York, New York 10112-3801
Facsimile: (212) 218-2200

NY\_MAIN 162290 v 1



日

# 本 国 特 許 庁 PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1999年12月27日

出 願 番 号 Application Number:

平成11年特許願第371334号

出 願 人 Applicant (s):

キヤノン株式会社


RECEIVED


APR 2 4 2001

**Technology Center 2600** 

2001年 1月19日

特許庁長官 Commissioner, Patent Office





## 特平11-371334

【書類名】 特許願

【整理番号】 4073002

【提出日】 平成11年12月27日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 27/10

H01L 27/105

【発明の名称】 半導体装置およびその駆動方法

【請求項の数】 28

【発明者】

【住所又は居所】 東京都大田区下丸子3丁目30番2号 キヤノン株式会

社内

【発明者】

【住所又は居所】 東京都大田区下丸子3丁目30番2号 キヤノン株式会

社内

【氏名】 海部 紀之

【特許出願人】

【識別番号】 000001007

【氏名又は名称】 キヤノン株式会社

【代表者】 御手洗 富士夫

【代理人】

【識別番号】 100065385

【弁理士】

【氏名又は名称】 山下 穣平

【電話番号】 03-3431-1831

【手数料の表示】

【予納台帳番号】 010700

【納付金額】 21,000円

# 【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9703871

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置およびその駆動方法

【特許請求の範囲】

【請求項1】 それぞれスイッチング素子を有する複数の画素を2次元的に配置し、一方向に配列された前記スイッチング素子に接続される共通線を複数有し、前記共通線に制御信号を印加して前記スイッチング素子の駆動を行う半導体装置において、

前記共通線には前記制御信号を印加する複数の駆動手段が接続されていることを特徴とする半導体装置。

【請求項2】 前記駆動手段は前記共通線の両端にそれぞれ接続されることを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記共通線の両端にそれぞれ接続された前記駆動手段からは同じタイミングで前記制御信号が印加されることを特徴とする請求項2に記載の半導体装置。

【請求項4】 前記複数の駆動手段を同時に駆動可能にするため、前記複数の駆動手段の駆動を開始させるためのスタート信号入力部を前記駆動手段は有することを特徴とする請求項1に記載の半導体装置。

【請求項5】 前記スイッチング素子は薄膜トランジスタであり、前記共通線は共通ゲート線であることを特徴とする請求項1~4のいずれかの請求項に記載の半導体装置。

【請求項6】 前記画素が前記薄膜トランジスタと接続された光電変換素子を有していることを特徴とする請求項5に記載の半導体装置。

【請求項7】 前記画素が前記薄膜トランジスタと接続された表示素子を有 していることを特徴とする請求項5に記載の半導体装置。

【請求項8】 前記一方向と異なる他方向に配列された前記薄膜トランジスタのソース電極に接続される共通ソース線を複数有し、前記共通ソース線には前記薄膜トランジスタのソース電極に信号を印加する複数のソース駆動手段が接続されていることを特徴とする請求項5又は請求項6に記載の半導体装置。

【請求項9】 前記ソース駆動手段は前記共通ソース線の両端にそれぞれ接

続されることを特徴とする請求項8に記載の半導体装置。

【請求項10】 前記共通ソース線の両端にそれぞれ接続された前記ソース 駆動手段からは同じタイミングで前記信号が印加されることを特徴とする請求項 8に記載の半導体装置。

【請求項11】 それぞれ薄膜トランジスタと表示素子とを有する複数の画素を2次元的に配置し、一方向に配列された前記薄膜トランジスタのソース電極に接続される共通ソース線を複数有する半導体装置において、

前記共通ソース線には複数のソース駆動手段が接続されていることを特徴とする半導体装置。

【請求項12】 それぞれ薄膜トランジスタと光電変換素子とを有する複数の画素を2次元的に配置し、一方向に配列された前記薄膜トランジスタのソース電極に接続される共通ソース線を複数有する半導体装置において、

前記共通ソース線には複数の信号読み出し手段が接続されていることを特徴と する半導体装置。

【請求項13】 それぞれ薄膜トランジスタと表示素子とを有する複数の画素を2次元的に配置し、一方向に配列された前記薄膜トランジスタのゲート電極に接続される共通ゲート線の複数と、他方向に配列された前記薄膜トランジスタのソース電極に接続される共通ソース線の複数と、を有する半導体装置において

前記共通ソース線には複数のソース駆動手段が接続されており、かつ前記共通 ゲート線には複数のゲート駆動手段が接続されていることを特徴とする半導体装 置。

【請求項14】 それぞれ薄膜トランジスタと光電変換素子とを有する複数の画素を2次元的に配置し、一方向に配列された前記薄膜トランジスタのゲート電極に接続される共通ゲート線の複数と、他方向に配列された前記薄膜トランジスタのソース電極に接続される共通ソース線の複数と、を有する半導体装置において、

前記共通ソース線には複数の信号読み出し手段が接続されており、かつ前記共通ゲート線には複数のゲート駆動手段が接続されていることを特徴とする半導体

装置。

【請求項15】 前記ソース駆動手段は前記共通ソース線の両端に接続されることを特徴とする請求項11又は請求項13に記載の半導体装置。

【請求項16】 前記共通ソース線の両端にそれぞれ接続された前記ソース 駆動手段からは同じタイミングで前記制御信号が印加されることを特徴とする請 求項15に記載の半導体装置。

【請求項17】 前記信号読み出し手段は前記共通ソース線の両端に接続されることを特徴とする請求項12又は請求項14に記載の半導体装置。

【請求項18】 前記共通ソース線の両端にそれぞれ接続された前記信号読み出し手段からは同じタイミングで信号読み出しが行われることを特徴とする請求項17に記載の半導体装置。

【請求項19】 前記ゲート駆動手段は前記共通ゲート線の両端に接続されることを特徴とする請求項13又は請求項14に記載の半導体装置。

【請求項20】 前記共通ゲート線の両端にそれぞれ接続された前記ゲート 駆動手段からは同じタイミングで前記制御信号が印加されることを特徴とする請 求項19に記載の半導体装置。

【請求項21】 前記薄膜トランジスタはアモルファスシリコンを材料として用いていることを特徴とする請求項5~20のいずれかの請求項に記載の半導体装置。

【請求項22】 前記光電変換素子はアモルファスシリコンを材料として用いていることを特徴とする請求項12、14、17、18のいずれかの請求項に記載の半導体装置。

【請求項23】 前記光電変換素子はアモルファスセレンまたはPbI<sub>2</sub>又はガリウムヒ素を材料として用いた X線センサであることを特徴とする請求項12、14、17、18のいずれかの請求項に記載の半導体装置。

【請求項24】 前記表示素子は液晶素子である請求項11又は請求項13 に記載の半導体装置。

【請求項25】 前記ゲート駆動手段または前記ソース駆動手段または信号 読み出し手段は共通ゲート線あるいは共通ソース線と異方性接続されていること を特徴とする請求項11~14のいずれかの請求項に記載の半導体装置。

【請求項26】 それぞれスイッチング素子を有する複数の画素を2次元的に配置し、該スイッチング素子を共通の共通線に接続された画素列を有する半導体装置の駆動方法において、

前記スイッチング素子を駆動するための制御信号を前記共通線の少なくとも2 点から同時に印加し、前記共通線に印加された制御信号により前記共通の共通線 に接続されたスイッチング素子を駆動することを特徴とする半導体装置の駆動方 法。

【請求項27】 同時に印加される前記制御信号は同じ印加時間を有する請求項26に記載の半導体装置の駆動方法。

【請求項28】 前記共通線に印加される制御信号は前記共通線の両端側から印加される請求項26に記載の半導体装置の駆動方法。

# 【発明の詳細な説明】

[0001]

# 【発明の属する技術分野】

本発明はデジタルカメラ、X線撮影装置などに用いられるエリアセンサあるいは液晶ディスプレイなどの半導体装置およびその駆動方法に関するものである。 詳しくは光電変換素子とスイッチ素子あるいは液晶素子とスイッチ素子から成る 画素を2次元的に配列した半導体装置において、駆動信号を対向する2辺から同 時に印加することを特徴とする半導体装置およびその駆動方法に関するものである。

[0002]

#### 【従来の技術】

光電変換素子とスイッチ素子、あるいは液晶素子とスイッチ素子から成る画素を2次元的に配列した半導体装置の従来技術について図11~図14を用いて説明する。

[0003]

図11は光電変換素子とスイッチ素子を画素に有する半導体装置(エリアセンサ)の模式的回路図であり、図12は液晶素子とスイッチ素子を画素に有する半

導体装置(液晶ディスプレイ)の模式的回路図である。また、図13は従来の半導体装置のゲートラインの等価回路と、ゲートドライバからゲートラインに印加される駆動波形(ゲートパルス)の概念図であり、図14は従来の半導体装置のゲートドライバの駆動を説明するタイミング図である。

## [0004]

図11に示すように、従来のエリアセンサの各画素Sは光電変換素子(ここで はフォトダイオード) PDと薄膜トランジスタ (TFT) Tァにより構成されて いる。フォトダイオードPDのカソード電極はバイアスラインVsに接続され電 源3によりバイアス電圧が印加されている。薄膜トランジスタTrのソース電極 は画素列ごとにそれぞれデータラインSig1~SigNに接続され、薄膜トラ ンジスタTrのゲート電極は画素行ごとにそれぞれゲートラインVg1~VgN に接続されている。この例においてエリアセンサの駆動に必要な配線はバイアス ラインVs、データラインSig1~SigN、ゲートラインVg1~VgNで ある。またフォトダイオードPDのアノード電極と薄膜トランジスタTァのドレ イン電極は各画素で相互に接続されている。この例ではデータラインSig1~ SigNは垂直方向に、ゲートラインVg1~VgNは水平方向に引き回されて いる。さらに各データラインSig1~SigNは読み出し装置1に接続されて いる。一般的に読み出し装置1はアンプ1a、アナログマルチプレクサ1bなど により構成される。一方、各ゲートラインVg1~VgNはゲートドライバ2に 接続される。一般的にゲートドライバ2は図示しないシフトレジスタなどにより 構成される。

### [0005]

また図12に示すように、従来液晶ディスプレイの各画素Sは液晶表示容量Cと薄膜トランジスタ(TFT)Trにより構成されている。薄膜トランジスタTrのソース電極は画素列ごとにそれぞれデータラインSig1~SigNに接続され、薄膜トランジスタTrのゲート電極は画素行ごとにそれぞれゲートラインVg1~VgNに接続されている。また液晶表示容量Cの一方の電極と薄膜トランジスタTrのドレイン電極は各画素で相互に接続されている。この例ではデータラインSig1~SigNは垂直方向に、ゲートラインVg1~VgNは水平

方向に引き回されている。各データラインSig1~SigNは液晶ソースドライバ4に接続されている。一般的に液晶ソースドライバ4はバッファアンプ4a、D/A変換器4bなどにより構成される。また各ゲートラインVg1~VgNは液晶ゲートドライバ5に接続される。一般的に液晶ゲートドライバ5は図示しないシフトレジスタなどにより構成される。

[0006]

# 【発明が解決しようとする課題】

上記従来のエリアセンサ、液晶ディスプレイなどの半導体装置ではゲートドライバとソースドライバあるいは読み出し装置がそれぞれ一辺でのみ接続され、これにより駆動を行なっている。しかしながら、このような半導体装置では、ゲートラインあるいはデータラインに断線が生じた場合、断線から先の画素の駆動ができないという課題を有していた。

## [0007]

上記の従来の半導体装置のゲートラインはゲートライン自身の抵抗R v g とゲートラインの寄生容量C v g とにより等価回路的に図13のように表すことができる。従って図11中ゲートラインV g NのAに印加されたゲートパルスは抵抗R v g、寄生容量C v g により、ゲートラインV g NのBでは図13に示すように波形に遅延を生じてしまう。一般にTFTをONして電荷を転送するにはしきい値電圧 V thを超えた状態で一定の時間T b が必要である。ここで説明したような波形の遅延が生じると、パルス幅の時間T a を長く設定して電荷転送に必要な時間T b を確保しなくてはならない。

### [0008]

図14の駆動タイミング図に示すようにエリアセンサあるいは液晶ディスプレイ全体を駆動するにはこの遅延のために、(Ta-Tb)×Nだけの余分な時間が必要となり、これはエリアセンサ、液晶ディスプレイのより一層の高速駆動化の妨げとなる場合がある。

## [0009]

このように従来のエリアセンサ、液晶ディスプレイなどの半導体装置ではゲートライン、データラインに断線が生じた場合に断線から先の駆動ができないだけ

ではなく、高速駆動を行うためには改善の余地を有していた。

[0010]

本発明は従来の半導体装置における上述の問題点を鑑みてなされたものであり、断線の影響がなくさらに高速駆動に適した半導体装置を提供することを目的としている。

[0011]

【課題を解決するための手段および作用】

本発明の半導体装置は、それぞれスイッチング素子を有する複数の画素を2次元的に配置し、一方向に配列された前記スイッチング素子に接続される共通線を複数有し、前記共通線に制御信号を印加して前記スイッチング素子の駆動を行う半導体装置において、前記共通線には前記制御信号を印加する複数の駆動手段が接続されていることを特徴とする。

[0012]

スイッチング素子としては薄膜トランジスタ、ダイオード等が挙げられる。例 えば、液晶ディスプレイにおいてはスイッチング素子として薄膜トランジスタ、 ダイオードを用いることができ、薄膜トランジスタを用いる場合には共通ゲート 線や共通ソース線に制御信号を印加し、ダイオードを用いる場合には一方の端子 (液晶素子と接続される端子と異なる側の端子)に制御信号を印加する。エリア センサにおいては薄膜トランジスタを用いることができ、共通ゲート線に制御信 号を印加する。

[0013]

また、スイッチング素子により制御される被制御体としては、液晶素子に代表 される表示素子、光電変換素子に代表的されるセンサ素子等が挙げられるが、特 にこれらに限定されるものではない。

[0014]

また本発明の半導体装置は、それぞれ薄膜トランジスタと表示素子とを有する 複数の画素を2次元的に配置し、一方向に配列された前記薄膜トランジスタのソ ース電極に接続される共通ソース線を複数有する半導体装置において、前記共通 ソース線には複数のソース駆動手段が接続されていることを特徴とする。

# [0015]

また本発明の半導体装置は、それぞれ薄膜トランジスタと光電変換素子とを有する複数の画素を2次元的に配置し、一方向に配列された前記薄膜トランジスタのソース電極に接続される共通ソース線を複数有する半導体装置において、前記 共通ソース線には複数の信号読み出し手段が接続されていることを特徴とする。

# [0016]

また本発明の半導体装置は、それぞれ薄膜トランジスタと表示素子とを有する 複数の画素を2次元的に配置し、一方向に配列された前記薄膜トランジスタのゲート電極に接続される共通ゲート線の複数と、他方向に配列された前記薄膜トランジスタのソース電極に接続される共通ソース線の複数と、を有する半導体装置において、前記共通ソース線には複数のソース駆動手段が接続されており、かつ前記共通ゲート線には複数のゲート駆動手段が接続されていることを特徴とする

# [0017]

また本発明の半導体装置は、それぞれ薄膜トランジスタと光電変換素子とを有する複数の画素を2次元的に配置し、一方向に配列された前記薄膜トランジスタのゲート電極に接続される共通ゲート線の複数と、他方向に配列された前記薄膜トランジスタのソース電極に接続される共通ソース線の複数と、を有する半導体装置において、前記共通ソース線には複数の信号読み出し手段が接続されており、かつ前記共通ゲート線には複数のゲート駆動手段が接続されていることを特徴とする。

# [0018]

なお、ゲート駆動手段またはソース駆動手段または信号読み出し手段は、共通 ゲート線あるいは共通ソース線と、例えば異方性導電樹脂を用いた配線接続であ る異方性接続で接続される。

#### [0019]

# 【実施例】

以下で本発明の実施例について図面を用いて詳しく説明する。

[0020]

# <第1の実施例>

図1は本発明の半導体装置の第1の実施例の模式的回路図である。なお図11 と同一構成部材については同一符号を付する。図2は第1の実施例の半導体装置 の動作を説明するタイミング図である。本実施例はエリアセンサに本発明を適用 した場合を示すものである。

# [0021]

図11に示した従来例と同様にエリアセンサの各画素SはフォトダイオードPDと薄膜トランジスタ(TFT)Trにより構成されている。フォトダイオードPDのカソード電極はバイアスラインVs に接続され電源3によりバイアス電圧が印加されている。薄膜トランジスタTrのソース電極は画素列ごとにそれぞれデータラインSig1~SigNに接続され、薄膜トランジスタTrのゲート電極は画素行ごとにそれぞれゲートラインVg1~VgNに接続されている。フォトダイオードPDのアノード電極と薄膜トランジスタTrのドレイン電極は各画素で相互に接続されている。さらに各データラインSig1~SigNはアンプ1a、アナログマルチプレクサ1bなどにより構成される読み出し装置1に接続されている。ここで留意すべきは各ゲートラインVg1~VgNが図示しないシフトレジスタなどにより構成される第1のゲートドライバ2および対向して配置される第2のゲートドライバ6の両方に接続される点である。

## [0022]

図2は図1における第1のゲートドライバ2および第2のゲートドライバ6がそれぞれゲートライン $Vg1 \sim VgN$ に印加するゲートパルスのタイミング図である。図1及び図2で明らかなように、本実施例の特徴は各ゲートライン $Vg1 \sim VgN$ が第1のゲートドライバ2および第2のゲートドライバ6に接続され、かつ両方のゲートドライバから同時にゲートパルスが印加される点である。

# [0023]

両方のゲートドライバの駆動タイミングは、両方のゲートドライバの駆動開始 信号(スタート信号)を同時に入力することで同調することができる。もちろん 、共通のクロック信号に基づいて駆動を制御されることはより好ましい。ゲート ドライバには駆動開始信号(スタート信号)を受けて駆動を開始させるためのス タート信号入力部を設ける。

[0024]

この構成によりゲートラインに断線が生じても、どちらか一方のゲートドライ バからゲートパルスが印加されるため断線による不具合が生じない。

[0025]

また各ゲートラインに同時にゲートパルスが印加されるため、実質的にゲートラインの抵抗および寄生容量が低減されることになりゲートパルスの遅延が軽減され、これにより駆動の高速化が可能となる。

[0026]

なお、本発明はエリアセンサに限定されずラインセンサにも適用することができる。図15に本発明をラインセンサに適用した場合の模式的回路図を示す。

[0027]

<第2の実施例>

図3は本発明の半導体装置の第2の実施例の模式的回路図である。なお図12 と同一構成部材については同一符号を付する。本実施例は液晶ディスプレイに本 発明を適用した場合を示すものである。

[0028]

図12に示した従来例と同様に液晶ディスプレイの各画素Sは液晶表示容量Cと薄膜トランジスタ(TFT)Trにより構成されている。薄膜トランジスタTrのソース電極は画素列ごとにそれぞれデータラインSig1~SigNに接続され、薄膜トランジスタTrのゲート電極は画素行ごとにそれぞれゲートラインVg1~VgNに接続されている。液晶表示容量Cの一方の電極と薄膜トランジスタTrのドレイン電極は各画素で相互に接続されている。さらに各データラインSig1~SigNはバッファアンプ4a、D/A変換器4bなどにより構成される液晶ソースドライバ4に接続されている。ここで留意すべきは各ゲートラインVg1~VgNが図示しないシフトレジスタなどにより構成される第1の液晶ゲートドライバ5および対向して配置される第2の液晶ゲートドライバ7の両方に接続される点である。

[0029]

第2の実施例の駆動については前述の第1の実施例と同様に考えることができる。従って、この場合も、第1の液晶ゲートドライバ5及び第2の液晶ゲートドライバ7の駆動波形は図2に示された第1及び第2のゲートドライバの駆動波形と同様である。すなわち各ゲートラインVg1~VgNが第1の液晶ゲートドライバ5および第2の液晶ゲートドライバ7に接続され、かつ両方の液晶ゲートドライバ5、7からは同時にゲートパルスが印加される。

[0030]

この構成によりゲートラインに断線が生じても、どちらか一方の液晶ゲートド ライバからゲートパルスが印加されるため、断線による不具合が生じない。

[0031]

また各ゲートラインに同時にゲートパルスが印加されるため、実質的にゲートラインの抵抗および寄生容量が低減されゲートパルスの遅延が軽減され、これにより駆動の高速化が可能となる。

[0032]

<第3の実施例>

図4は本発明の半導体装置の第3の実施例の模式的回路図である。なお図3と同一構成部材については同一符号を付する。図5は本発明の第3の実施例の駆動を説明するタイミング図である。本実施例は液晶ディスプレイに本発明を適用した場合を示すものである。

[0033]

本実施例においても、前述の第2実施例と同様に液晶ディスプレイの各ゲートラインVg1~VgNは第1の液晶ゲートドライバ5および第2の液晶ゲートドライバ7の両方に接続され、図2のタイミング図で示すようにゲートラインVg 1~VgNに対し同時にゲートパルスが印加されている。

[0034]

本実施例の特徴はゲートラインVg1~VgNに加え、各データラインSig 1~SigNが第1の液晶ソースドライバ4および対向して配置される第2の液 晶ソースドライバ9の両方に接続され、さらに図5のタイミング図に示されるよ うに両方のソースドライバからは同じ信号が印加されている点である。第2の液 晶ソースドライバ9は第1の液晶ソースドライバ4と同様にバッファアンプ9 a 、 D/A変換器9 b などにより構成されている。

[0035]

この構成によりゲートラインだけでなくデータラインに断線が生じても、どちらか一方のゲートドライバまたはソースドライバから信号が印加されるため、断線による不具合が生じない。

[0036]

またデータライン、ゲートライン両方に印加される信号の遅延が軽減されるため、高速駆動が可能となる。

[0037]

<第4の実施例>

図6は本発明の半導体装置の第4の実施例の模式的回路図である。なお図1と 同一構成部材については同一符号を付する。本実施例はエリアセンサに本発明を 適用した場合を示すものである。

[0038]

本実施例においても、前述した第1実施例と同様にエリアセンサの各ゲートラインVg1~VgNは第1のゲートドライバ2および対向して配置される第2のゲートドライバ6の両方に接続され、図2のように両方のゲートドライバ2,6からは同時にゲートパルスが印加されている。

[0039]

本実施例の特徴はゲートラインVg1~VgNに加え、各データラインSig 1~SigNが第1の読み出し装置1および対向して配置される第2の読み出し 装置8の両方に接続されている点である。第2の読み出し装置8は第1の読み出 し装置1と同様にアンプ8a、アナログマルチプレクサ8bなどにより構成され ている。

[0040]

データラインの駆動については図示しないが、この構成によりゲートラインあるいはデータラインに断線が生じても、信号を供給し、読み出すことができるため断線による不具合が生じない。すなわち断線が生じた場合に、断線箇所より上

は第1の読み出し装置1により、断線箇所より下は第2の読み出し装置8により 読み出すことができる。なお、第1の読み出し装置の読み出しのタイミングと第 2の読み出し装置の読み出しのタイミングとは、同じでも異なるようにしてもよ い。

# <第5の実施例>

図7に本発明の半導体装置の第5の実施例の模式的回路図を示す。本実施例は特開平8-116044号公報に開示されるX線撮像システムに本発明を適応したもので、図7中SEで示した部分は特開平8-116044号公報で提案された光電変換素子であり、像の情報を持つX線が入射されることによりこれに対応した電荷を発生し素子内に電荷を蓄積することができる。

#### [0041]

図7はX線撮像システム内の光電変換素子パネル部の構成を示している。 1枚のガラス基板上に光電変換素子と電荷を転送するための薄膜トランジスタのペアがアレー状に構成され、左右に複数の共通信号線(データライン)を引き出している。これに対し上下方向には複数の共通ゲート線(ゲートライン)が配線され、各々の共通ゲート線には上下に2つのゲート駆動用のシフトレジスタ(ゲートドライバとなる)が接続されている。上下のシフトレジスタは図示していないコントロール回路により同時に同じタイミングで駆動され1本のゲート線に一致したゲートパルスを印加するよう動作する。特に本実施例ではゲート線は2つの群に分かれており、左半分のゲート線群(1~1440)と右半分のゲート線群(1441~2880)で構成され、各ゲート線群から1本づつ同時に2本のゲート線にゲートパルスを印加してこれにより転送される電荷を左右の2つのアンプ&マルチプレクサ群(読み出し装置となる)で同時に処理できる構成になっている。この構成によりパネル全面を読みとるのに1/2の時間ですむと同時に、共通信号線の長さや容量を1/2で構成できているためノイズの少ない高感度のX線撮像システムを構成できる。

### [0042]

シフトレジスタは6個のIC(240bit/IC)で構成されており、上右側、上左側、下右側、下左側にそれぞれシフトレジスタが設けられ、計24個の

ICが配置されている。

[0043]

アンプ&マルチプレクサは左右でそれぞれ9個、計18個のAmpIC (256Amp/IC) で構成されている。Ampは電流積分タイプである。また、Bで示したアンプ&マルチプレクサ群の部分は3つのタイプを用いることができる

[0044]

3つのタイプを図8、図9、図10に示す。

[0045]

図8は9個のICの出力を接続し、1個のA/D変換回路に入力している。各ICの出力はICセレクト信号で制御され、どれか1個のICの出力がA/D変換回路に入力される。複数のICは使っているものの1つの大きなマルチプレクサ(2260入力、1出力)が構成されている。

[0046]

図9はセンサ信号線を奇数群と偶数群に分けICからは奇数群の出力と偶数群の出力の2つのアナログ信号が出力される。他のICの出力とそれぞれ接続され(図8と同等)、奇数群のマルチプレクサと偶数群のマルチプレクサの2個のマルチプレクサが構成されている。それぞれの出力にはA/D変換回路が接続され、そのデジタル出力をデジタル・マルチプレクサで合成している。

[0047]

図10は図9の様にICからは2本のアナログ信号が出力されるが、それぞれを1つのマルチプレクサ(2入力、1出力)に入力し1つのアナログ出力を得ている。これは図8と同様に1つの大きなマルチプレクサ(2260入力、1出力)が構成されていると考えられる。

[0048]

【発明の効果】

以上説明したように、本発明によれば断線による不具合が無く、かつ高速で駆動可能な半導体装置を実現できる。

[0049]

また、本発明によれば、より大面積の読取部や表示部を有する半導体装置であっても高速駆動が可能であり、また、より高精細な読み取りや表示を可能にする

## 【図面の簡単な説明】

【図1】

本発明の第1の実施例の模式的回路図である。

【図2】

本発明の第1、第2、第3、第4の実施例の駆動タイミング図である。

【図3】

本発明の第2の実施例の模式的回路図である。

【図4】

本発明の第3の実施例の模式的回路図である。

【図5】

本発明の第3の実施例の駆動タイミング図である。

【図6】

本発明の第4の実施例の模式的回路図である。

【図7】

本発明の半導体装置の第5の実施例の模式的回路図である。

【図8】

読み出し装置の構成例を示す模式的回路図である。

【図9】

読み出し装置の構成例を示す模式的回路図である。

【図10】

読み出し装置の構成例を示す模式的回路図である。

【図11】

従来のエリアセンサの模式的回路図である。

【図12】

従来の液晶ディスプレイの模式的回路図である。

【図13】

従来の半導体装置の問題点を説明する等価回路図である。

【図14】

従来の半導体装置のタイミング図である。

【図15】

本発明をラインセンサに適用した場合の模式的回路図である。


# 【符号の説明】

- 1 第1の読み出し装置
- 2 第1のゲートドライバ
- 3 電源
- 4 第1の液晶ソースドライバ
- 5 第1の液晶ゲートドライバ
- 6 第2のゲートドライバ
- 7 第2の液晶ゲートドライバ
- 8 第2の読み出し装置
- 9 第2の液晶ソースドライバ


# 【書類名】


図面


# 【図1】




【図2】








[図3]




【図4】




# 【図5】


# (a) 第1のソースドライバの波形




【図6】




【図7】




# 【図8】




【図9】




【図10】




# 【図11】




【図12】




# 【図13】










# 【図15】



【書類名】 要約書

【要約】

【課題】 断線による不具合が無く、高速で駆動可能とする。

【解決手段】 それぞれスイッチング素子Trを有する複数の画素Sを2次元的に配置し、一方向に配列されたスイッチング素子に接続される複数の共通線Vg 1~VgNを有し、共通線に制御信号を印加してスイッチング素子の駆動を行う 半導体装置において、共通線には制御信号を印加する複数の駆動手段2,6が接続されている。

【選択図】 図1



# 出願人履歴情報

識別番号

[000001007]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

東京都大田区下丸子3丁目30番2号

氏 名

キヤノン株式会社